TP Percobaan 1 kondisi 3



1. Kondisi[Kembali]

Percobaan 1 kondisi 3

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=0, B2=1, B3=clock, B4=1, B5=tidak dihubungkan, B6=clock

2. Gambar Rangkaian Simulasi[Kembali]






3. Vidio Simulasi[Kembali]


4. Prinsip Kerja Rangkaian[Kembali]

Prinsip Kerja:

Rangkaian ini bekerja dengan prinsip dasar flip-flop sebagai elemen penyimpan data digital yang dapat berubah kondisi berdasarkan pulsa clock. Pada bagian kiri digunakan JK flip-flop (IC 74112) yang berfungsi sebagai pengendali utama perubahan logika. Ketika sinyal clock aktif, kondisi keluaran Q dari JK flip-flop akan berubah sesuai kombinasi logika pada input J dan K. Apabila J = 1 dan K = 0 maka output akan bernilai logika tinggi (set), jika J = 0 dan K = 1 maka output bernilai logika rendah (reset), dan jika J = K = 1 maka output akan berubah secara bergantian (toggle) pada setiap pulsa clock.

Keluaran dari JK flip-flop tersebut kemudian dihubungkan ke input D flip-flop (IC 7474) di sisi kanan. D flip-flop berfungsi untuk menyimpan dan menstabilkan data dari JK flip-flop. Saat pulsa clock berikutnya datang, D flip-flop akan menangkap nilai logika yang ada pada input D (yang berasal dari Q JK flip-flop) dan menampilkannya pada output Q. Dengan cara ini, D flip-flop bekerja sebagai penahan (data latch) yang mengikuti kondisi JK flip-flop secara sinkron terhadap clock.

5. Link Download[Kembali]








 

 

 

 

Komentar

Postingan populer dari blog ini